在機器視覺與人工智能的嵌入式應用場景中，需要完成大量的數據計算分析。對于複雜算法，采用CPU的實現方式普遍存在效率低下，實時性較差的缺點；采用GPU的實現的方式則會導緻功耗和成本的增加。于是，越來越多的研究采取FPGA作為數據處理硬件加速器。
圖1 FPGA數據處理架構
由于卷積神經網絡在圖像、語音識别方面表現出的良好學習特征，很多研究人員欲将其引入人工智能的嵌入式領域。CNN除了具有多層學習能力，還自帶并發計算特征[2]，恰好與FPGA的并發處理相互照應。同時，FPGA具有的可編程能力能夠有效适應CNN的網絡變化。但是，經典CNN的結構和參數過于複雜，對于資源受限的嵌入式系統而言，難以直接進行使用。
論文設計了一種卷積網絡加速器，通過對各層的優化來改善網絡的收斂性和适應性，以及神經元增長對權值處理效率的影響。針對FPGA應用設計了相應的加速器實現架構，包括數據處理和緩存機制，并通過資源分析來調整網絡架構。最後，利用與不同平台與不同加速器的比較，對基于卷積網絡加速器的FPGA數據處理性能進行驗證。
CONTENT END
